NEWS

新闻动态

400-051-9668

Cadence联手Arm,合作加速超大规模计算和5G通信SoC开发

搏嵌电子首页    行业新闻    Cadence联手Arm,合作加速超大规模计算和5G通信SoC开发

  中国上海,2021年4月29日—楷登电子(美国Cadence公司,NASDAQ:CDNS)今日宣布正在扩大与Arm的合作,凭借Cadence工具及全新的服务器级Arm Neoverse™V1和Neoverse N2平台,加速超大规模计算和5G通信SoC开发。

 


  在此之前,主要的领先客户已成功使用第一代Arm Neoverse N1平台和Cadence数字和验证工具在7nm制程工艺成功投片。以这些成功经验为依托,Cadence对其数字和验证全流程进行了全面优化,使之适配于Arm最新的平台。


  此外,Cadence还提供基于5nm和7nm工艺,RTL-to-GDS数字流程快速应用工具包(RAK),可助力客户优化功耗、性能和面积(PPA)并提高生产效率。


  数字全流程和快速应用工具包(RAK)


  Cadence集成数字全流程已经过5nm工艺、4GHz Neoverse V1设计实现中得到验证,可提供更先进的性能,这是Neoverse平台的一项关键能力。


  借助Cadence的全新5nm和7nm快速应用工具包,从事先进节点设计(包括3D-IC chiplet)的客户可以更高效地完成数据中心服务器级CPU的物理实现,并加快流片速度。


  全面的Cadence RTL-to-GDS RAK包括:Genus™Synthesis Solution综合解决方案、Modus DFT Software Solution、Innovus™Implementation System设计实现系统、Quantus™Extraction Solution QRC提取解决方案、Tempus™Timing Signoff Solution时序签核解决方案和ECO Option、Voltus™IC Power Integrity Solution IC电源完整性解决方案、Conformal®Equivalence Checking逻辑等价性检查及Conformal Low Power低功耗方案。


  数字全流程可提供有助加速5nm和7nm服务器级设计进程的部分重要功能,包括:


  Cadence iSpatial技术,可提供集成的、可预测的实现流程,加速设计收敛


  集成Tempus时序和Voltus IR分析,可实现真正由电源完整性驱动的时序签核和优化,使设计人员能够提供更可靠的设备


  Tempus ECO Option可提供基于路径的、具有签核精度的最终时序收敛解决方案,从而达到理想的PPA


  验证全流程和引擎


  构建以Arm Neoverse为核心的系统级芯片(SoC)的设计团队,除了可以获得Cadence经过验证的5nm 4GHz数字全流程的优势支持,还可利用Cadence的验证全流程实现极高的系统级芯片验证吞吐率。


  特别值得一提的是,在各种检查器、验证计划和流量生成器的加持下,Cadence System VIP解决方案的功能得到了增强,可验证基于Arm Neoverse系统级芯片的SoC一致性、性能以及Arm SystemReady合规性。


  Cadence的所有验证引擎,包括Xcelium™Logic Simulation逻辑仿真器、Palladium®Z1 Emulation硬件仿真加速平台、Protium™X1 Prototyping原型验证平台和JasperGold®Formal Verification形式化验证平台,都可以利用System VIP的这些扩展功能,以提供一个全面的系统级芯片验证流程,用于验证基于Arm Neoverse的系统级芯片。


  “现代基础架构需要更高的性能和能效,才能管理下一代高性能计算和从云到边缘的工作负载。”Arm公司资深副总裁兼基础架构部总经理Chris Bergey表示,“通过与Cadence合作,优化了基于Arm Neoverse解决方案的数字和验证全流程,我们的客户可以开发具有最佳PPA的行业领先产品。”


  “Arm和Cadence在Arm IP开发方面有着悠久的合作历史,Neoverse V1和Neoverse N2平台是最新的合作项目。”Cadence公司资深副总裁兼数字和签核事业部总经理Chin-Chi Teng博士表示,“此次合作中,我们对以往使用Neoverse N1平台的客户成功案例进行了评估,并在此基础上成功的对Cadence数字和验证全流程进行了优化,助力应用Arm最新平台上完成高频率、低功耗、高质量的服务器级设计。借助新的5nm和7nm快速应用工具包及System VIP工具,我们共同的数据中心和5G架构应用客户将能够快速如期交付创新的芯片解决方案。”


  Cadence数字化全流程为客户提供了快速实现设计收敛和更高可预测性的捷径。Cadence验证全流程由一流的核心引擎、结构化的验证技术和验证解决方案组成,可提高验证吞吐率。Cadence流程支持公司更广泛的智能系统设计™战略(Intelligent System Design™),助力客户实现SoC卓越设计。


  转载自Cadence楷登微信公众号


  上海搏嵌电子技术有限公司(英文:Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商,在PCB设计、IC设计、封装设计、系统分析、模拟仿真等方面为客户提供高效的技术解决方案和专业的研发工具,欢迎致电咨询:400-0519-668。

2021年9月3日 14:39
浏览量:0
收藏

导航栏

400-051-9668

咨询热线