Key Benefits

• 执行时域信号完整性分析，以确认设计满足指定目标
• 使用灵活的二维和三维可视化结果记录仿真，包括波形和虚拟漫游
• 使用嵌入式解算器和模拟器为基于布局的电气规则检查（ERC）提供优化的工作流

独特的设备可让您从单一工具执行广泛的分析任务，包括电气规则检查、互连模型提取、信号完整性（SI）和电源完整性（PI）研究，以及设计阶段电磁干扰分析。Cadence®Sigrity™ SPEED2000™ 该技术是一种基于布局的时域有限差分（FDTD）仿真工具，用于集成电路封装和/或电路板分析，具有多个工作流，用于指导用户完成各种分析任务。包括电路和传输线模拟与快速专用电磁场解算器的组合，该解算器计算IC封装和电路板信号和平面上信号、电源和接地之间的动态交互。

Sigrity SPEED2000 ERC工作流的图形结果

Sigrity SPEED2000技术设计用于流行的芯片/封装/电路板设计流程。该工具允许您执行时域分析，以确认设计满足指定目标，它了解复杂的电压噪声传播（包括返回路径不连续性），模拟同步开关噪声（SSN），并帮助您确定改进机会。Sigrity SPEED2000技术为封装和/或PCB的SI和PI提供瞬态模拟环境。互连模型提取可用于支持纯电路模拟器（如Cadence Sigrity SystemSI）中的反射聚焦（1级）或串扰聚焦（2级）模拟™ 模拟器。此外，Sigrity SystemSI和SPEED2000技术可结合使用，以支持使用FDTD direct工作流进行详细的功率感知（3级）SI分析。

另一个流行的Sigrity SPEED2000工作流是电源感知电气规则检查（ERC）。这项独特的技术超越了传统的阻抗和串扰规则检查，包括来自可能振铃的电源和接地层的估计噪声耦合。

静电放电（ESD）工作流程用于测试来自外部电源的突然和意外电流的影响，例如人体接触或插入带有电荷的电缆。该流程包括定义ESD枪模型的放置，然后观察对电路板、信号和平面的影响。ESD模拟中包括瞬态电压抑制（TVS）二极管及其钳制电压峰值的能力。

带和不带瞬态电压抑制二极管的ESD模拟差异

特点

• 信号阻抗、串扰和返回路径不连续性的全板屏蔽工作流程（无需模型）
• 基于仿真的SI规则检查，考虑功率平面噪声（无需模型）
• 模拟同步开关噪声（SSN）并确定改进选项
• 独特的电磁控制（EMC）模拟解决方案，支持具有非线性驱动器和接收器的设计
• 确定堆栈、平面几何图形和I/O配置变化的影响
• 观察噪声产生的位置，确定其传播方式，并确定其是否保持在目标级别内
• 用于外部电路模拟器（如Sigrity SystemSI工具）的单个或耦合信号线互连模型提
• 取作为Sigrity SystemSI工具的FDTD直接引擎，支持系统级功率感知SI分析（不需要S参数）
• ESD工作流程提供关于TVS二极管有效性的反馈
• 使用Cadence SiP布局、Allegro® 封装设计器和Allegro PCB设计器优化流程
• 在Mentor、Zuken和Altium flows中易于使用，在需要多结构设计支持时，可接受CAD数据库的混合