NEWS

新闻动态

400-051-9668

Cadence发布最新版AWR Design Environment Platform,助力先进RF设计

搏嵌电子首页    行业新闻    Cadence发布最新版AWR Design Environment Platform,助力先进RF设计

  中国上海,2021年6月23日——楷登电子(美国Cadence公司,NASDAQ:CDNS)宣布推出AWR Design Environment®Version 16(V16),该版本具有突破性的跨平台互操作性,支持从射频到毫米波(mmWave)知识产权(RF IP)的集成,适用于行业领先的Cadence®Virtuoso®设计平台以及Allegro®PCB和IC封装设计平台的异构技术开发。

 


  V16版本还增加了与Clarity™3D Solver求解器和Celsius™Thermal Solver热求解器的无缝集成,为大规模复杂射频系统的电热性能分析提供了无限制的容量。


  新版AWR Design Environment(包括Microwave Office®电路设计软件)使客户能够为汽车、雷达系统和半导体技术高效设计5G无线和连接系统,更快地将产品推向市场。与同类竞品的工作流程相比,V16版本中的平台和求解器集成可使设计周转时间(TAT)缩短50%。


  “要在当下竞争激烈的5G/无线市场中脱颖而出,客户需要能够支持完整且全面的射频工作流程的解决方案,这种工作流程不是始于芯片终于芯片,而是延伸到整个系统。”Cadence公司全球研发副总裁Vinod Kariat表示,“AWR Design Environment V16版本所支持的射频工作流程创新,始于设计数据和软件IP在跨产品共享和无缝传输方式的基础性进步。在Cadence的总体产品架构下,该版本所引入的射频集成水平将真正地提升工程团队的生产力。”


  要加快射频集成和提升工程设计生产力,平台的互操作性至关重要。AWR Design Environment可以与Virtuoso和Allegro平台之间无缝共享设计数据,可消除射频设计和制造布局团队之间的任何脱节,节省了宝贵的工程资源,大幅推进开发周期。通过使用V16版本及其内置的电磁(EM)和热嵌入分析,客户的TAT缩短了3倍以上。


  该版本的主要功能亮点包括:


  与Allegro集成:确保与PCB和IC封装设计流程的制造兼容性和射频集成


  与Virtuoso集成:利用Microwave Office完成射频前端设计IP,并将其与Virtuoso Layout Suite结合使用,以进行集成电路和模块集成


  与Clarity集成:支持EM分析,用于大型射频结构的设计验证,例如模块封装和相控阵馈电网络


  与Celsius集成:为单片微波IC(MMIC)和PCB高功率射频应用提供热分析


  AWR增强功能:利用设计自动化和有限元分析(FEA)求解器性能的增强,加速RF IP的创建


  “在我们推动射频/毫米波MMIC、RFIC和多芯片2.5/3D封装技术进步的过程中,AWR Design Environment、Allegro PCB/SiP和Virtuoso RF等带有集成电磁求解器技术的Cadence平台发挥了至关重要的作用。”HRL Laboratories先进封装解决方案事业部负责人Florian Herrault说道,“借助Cadence的射频解决方案,我们的设计团队实现了性能和生产力提升,我们为此感到非常激动。我们现在能够与我们的集成电路、封装和电路板团队共享在Microwave Office中创建的RF IP,这有助于大幅缩短整体设计时间,进而能够更快地将最高质量的产品推向市场。”


  AWR Design Environment V16支持Cadence智能系统设计™(Intelligent System Design™)战略,旨在助力系统级芯片(SoC)设计卓越和系统创新。


  转载自Cadence楷登PCB及封装资源中心微信公众号


  上海搏嵌电子技术有限公司(英文:Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商,在PCB设计、IC设计、封装设计、系统分析、模拟仿真等方面为客户提供高效的技术解决方案和专业的研发工具,欢迎致电咨询:400-0519-668。

2021年7月12日 10:05
浏览量:0
收藏

导航栏

400-051-9668

咨询热线