首页
关于搏嵌
产品中心
Dassault Systemes
Catia V5
Catia 3DEXPERIENCE®
Abaqus
CST
Altium Designer
Altium Designer
ARM
Arm Development Studio
ARM MDK
Minitab
minitab
新闻动态
联系我们
技术资源
视频资料
技术文档
FAQ
首页
关于搏嵌
产品中心
Dassault Systemes
Catia V5
Catia 3DEXPERIENCE®
Abaqus
CST
Altium Designer
Altium Designer
ARM
Arm Development Studio
ARM MDK
Minitab
minitab
新闻动态
联系我们
技术资源
技术文档
Altium Designer
ARM
Dassault Systemes
视频资料
021-80120081
免费服务热线
NEWS CENTER
新闻动态
当前位置:首页
/
新闻动态
20
2022/10
如何减少接地噪声
本文要点接地噪声是 PCB 上可能出现的多类信号干扰的总称,所有这些干扰类型都会影响 PCB 的工作方式。接地噪声会带来信号完整性问题和性能问题,最终会导致 PCB 出现故障。采用新型基板和铜连接器制作 PCB 可以大大减少噪音和电串扰的数量。PCB 的功能取决于许多不同的因素,包括物理布局、使用的材料以及随时间变化的元件压力。PCB 元件之间的电气干扰,也被称为接地噪声,在 PCB 的运行过程中...
19
2022/10
行业洞察 I 一文了解通用小芯片互联技术 (UCIe) 标准
今年三月,英特尔、AMD、Arm、两家领先的代工厂、Google Cloud、Meta、高通和 ASE 宣布,他们正在建立一种新的小芯片(chiplet)互联开放标准,名为通用小芯片互联技术(Universal Chiplet Interconnect Express,UCIe),旨在标准化小芯片的构建和相互通信方式。过去几年的一大趋势是业内越来越多地使用多裸片先进封装,作为构建硅基系统的一种方式...
10
2022/10
IPC 器件间距设置指南
本文要点IPC 器件间距指南旨在确保器件和电路的间距足够大,以尽量减少物理重叠和电气干扰。钻孔的间距很重要,因为钻孔的功能会受到器件间距以及 PCB 本身所用材料的影响。IPC 器件间距指南会影响电路设计,因为其中规定了许多关于导体的具体要求。IPC 是一个国际电子组织,定义了制造 PCB 的标准。这些标准非常详尽,有数千页之多,其中制定的最佳实践有助于确保所有类型的 PCB 都具有可靠的性能。许...
09
2022/10
半导体设计元宇宙:发展趋势预测
什么是元宇宙?能否帮助加快半导体创新的速度?1 元宇宙是一个人造的虚拟世界,是一个沉浸式的在线空间,由数字和物理现实融合而成。它是虚拟现实 (VR)、增强现实 (AR)、混合现实 (MR)、区块链、web3、加密货币、社交媒体等的结合。2 大公司都在竞相创建元宇宙平台,也就是元宇宙的操作系统。3 元宇宙使用半导体,并用于制作半导体设计。高性能计算、云、边缘计算、人工智能 (AI) 和其他许多技术均...
08
2022/10
什么是 4 针 PWM 接头,其工作原理是什么?
本文要点了解 4 针 PWM 接头的基本知识了解 4 针 PWM 风扇的工作原理了解设计 4 针 PWM 风扇控制器需要什么什么是 4 针 PWM 接头?4 针 PWM 接头连接到电脑风扇的连接器。要理解其存在的原因,我们需要重温一下 PWM 到底是什么。脉宽调制PWM 代表脉宽调制(Pulse Width Modulation),这是一种改变周期性数字脉冲占空比的技术。PWM 通常用于将数字值转...
29
2022/09
数字全流程方案应对先进工艺设计“拦路虎”
半导体行业正在经历一场复兴,人工智能、5G、自动驾驶、超大规模计算和工业物联网等市场的强劲增长,需要芯片具备更强的算力、更多的功能、更快的数据传输速度,且更加智能,这一趋势永无止境。但面对当前动辄数百亿颗晶体管的芯片规模,设计芯片面临的挑战正变得更加巨大且不可预测。其中,又以电源完整性(Power Integrity,PI)和信号完整性(Signal Integrity,SI)最具代表性。日前,专...
09
2022/09
3D-IC 设计之 Memory-on-Logic 堆叠实现流程
本文作者:柏嘉玮 Cadence 公司 DSG Product Engineering GroupIntegrity 3D-IC 平台提供了一系列三维堆叠设计流程,通过将二维芯片网表分解成双层的三维堆叠结构,用户可以探索三维堆叠裸片系统相对于传统二维设计的性能优势,改善内存延迟,实现性能突破。从二维设计中分离出存储单元,并自动将其划分为两个工艺层,上层放置存储单元 Macro Cells,下层放...
14
2022/07
高速 112G 设计和通道运行裕度
本文翻译转载于 Cadence blog作者 Vinod Khera移动数据的迅速攀升,蓬勃发展的人工智能及机器学习(AI / ML)应用,和 5G 通信对带宽前所未有的需求对现有云数据中心的服务器、存储和网络架构形成了巨大压力。这些颇具挑战性的应用需要高 I / O 带宽和低延迟通信的支持。由于超大规模数据中心需要 12.8Tbps 甚至更高的网络交换带宽,ASICs 和 SoC 对 112G ...
<<
1
2
3
4
5
>>